在构建EtherCAT总线伺服驱动器时，存在多种硬件策略可供选择：（1）纯粹的网络驱动器，不含外设如脉冲、模拟量或液晶显示。所有指令和操作均通过EtherCAT进行。可行的方案包括ESC+DSP+FPGA（CPLD），FPGA（IP核）+DSP，以及ARM+ESC。主流的ESC产品包括倍福的ET1100/ET1200，Microchip的LAN9252，以及赫优讯的Netx51/52等。此外，一些集成CPU+ESC功能于一体的方案，如TIAM335X、英飞凌的XMC4800以及瑞萨电子RZ/T系列，也值得关注。

无论采取何种EtherCAT伺服驱动器设计，其关键比较如下：

重要概念：

关于IP核心：从站IP核心是一种实现数据链路处理与同步事件管理功能的手段，与传统ESC产品如ET1100/ET1200类似。尽管使用IP核心替代了传统ESC，但仍需加载KPA从站协议栈来完成从站通信。

关于FPGA：为了在FPGA上实现 EtherCAT 功能，我们可以通过配置FMMUs、SyncManagers、DCsupport和PDI等组件来确保其性能。在实施中，有两种主要方法：一种是在FPGA内集成一个软核微控制器并与主机交互；另一种则是将Ethernet CAT功能部分部署到FPGA，并通过SPI或并口总线连接至外部主机。当涉及到硬核FPGAs，如Xilinx ZYNQ时，更需要考虑这些因素。

总结：无论是基于DSP、ARM还是单片机如51或AVR，只要它们搭配以执行复杂任务为目的的心智控制单元即可构成高级别复杂从站。这意味着μC必须与心智控制单元之间建立良好的协议，以便能够读取相关数据通过PDI接口。而对于任何类型从站开发而言，都不直接涉及EtherCAT数据帧，而是由心智控制单元负责处理，这使得整个过程更加简单化。如果采用的是真实的心智控制单元或其它形式，则只需在μC上安装相应协议，并确保μC与心智控制单元间通信机制的一致性，无论该心智控制单元是否为真实设备或虚拟IP核心都适用。